cmos电平

2021年5月7日300

CMOS电平逻辑电平电压接近于电源电压,0 逻辑电平接近于 0V。而且具有很宽的噪声容限。

CMOS电平标准

输出 L: <0.1*Vcc ; H:>0.9*Vcc。

输入 L: <0.3*Vcc ; H:>0.7*Vcc.

由于CMOS电源采用12V,则输入低于3.6V为低电平,噪声容限为1.8V,高于3.5V为高电平,噪声容限高为1.8V。比TTL有更高的噪声容限。

CMOS使用注意事项

(1)COMS电路时电压控制器件,它的输入总抗很大,对干扰信号的捕捉能力很强。所以,不用的管脚不要悬空,要接上拉电阻或者下拉电阻,给它一个恒定的电平。

(2)输入端接低内组的信号源时,要在输入端和信号源之间要串联限流电阻,使输入的电流限制在1mA之内。

(3)当接长信号传输线时,在COMS电路端接匹配电阻。

(4)当输入端接大电容时,应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。

(5)COMS的输入电流超过1mA,就有可能烧坏COMS。

CMOS电平与TTL电平

逻辑器件中,决定交接信号的规格是由作为DC电学特性的输入电压肯定的。输入电压存在两种规格:将输入断定为“L”的低电平输入电压(VIL),和输入断定为“H”的高电平输入电压(VIH)。逻辑器件是处置、传送2值逻辑的,所以信号处置必需可以判别“L”或者“H”(“0”或者“1”)。

cmos电平

表13.3列出逻辑器件最典型的输入电压的规格。电源电压为5V的电子设备中,要按CMOS电平或者TTL电平停止设计。为什么存在两种规格,这是由于CMOS与双极的电路构造不同。世界上首先降生的逻辑器件是TTL。TTL长期作为逻辑电路的主流被运用着。后来的CMOS在开展过程中逐步树立起CMOS本人的规格设定,这是历史缘由构成的。

CMOS在与TTL有相同电源电压环境中运用时,设置的信号电平关于TTL没有不适宜。反过来关于不希望在变换CMOS电平上花时间用户来说,在规范CMOS逻辑条件要留意TTL输入产品(74VHCT**,74HCT**型)。CMOS定制IC和CMOS存储器等中,也大量存在用TTL信号电平规格化的产品。

上图13.5就规范逻辑的CMOS(以74HC、74VHC为代表)与TTL( 74LS、74ALS),将电源电压与输入输出电压的DC规格图解化。能够看出,关于“L”电平CMOS与TTL有可以互相接口的规格。关于“H”电平,TTL的输入端能够承受CMOS的输出,不过TTL的输出却不能被CMOS输入承受。但是,能够看出CMOS的“74**xT型”中,输入、输出都可以与TTL接口,没有什么问题。

cmos电平

CMOS器件与TTL不同,由于工作电源电压范围宽,以5V单一-电源为前提设定的TTL电平(VIL=0.8V,VIH=2.0V/绝对值),用同一器件,要适用更低的电源电压是很勉强的。例如,CMOS规范逻辑的恣意系列中,要使电源电压为5V时的输入电压规格值与电源电压为2V时的输入电压规格值相等是不容易的。

CMOS器件中,即便电源电压的运用环境有很大变化,由于输入电压经常设计为电源电压的l/2(50%Vcc),所以容易与其他器件接口,也能提供确保抗噪声容量(距GND电平或者从电源电平)的性能。

  • 本站文章来自网友投稿、本站原创以及互联网统一发布,部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,请读者仅作参考。